SHARC

Super Harvard Architecture

SHARC는 아날로그 디바이스(Analog Devices)의 고성능 부동 소수점 및 고정 소수점 DSP입니다. 오디오 처리부터 단일 CPU 유도 포탄, 1000개 CPU를 사용하는 초수평선 레이더 처리 컴퓨터까지 다양한 신호 처리 애플리케이션에 활용됩니다.¹⁾

• SMP(Symmetric Multiprocessing)의 저비용 대안으로 인접한 다른 SHARC 프로세서와 다수의 직렬 링크 연결 지원
• 실시간 오디오, 군사/레이더 시스템 등 동적 범위가 중요한 분야에 특화

하버드 아키텍처²⁾ 기반 32비트 워드 주소 지정 VLIW 프로세서:

• 워드 크기: 명령어(48비트), 정수/표준 부동 소수점(32비트), 확장 부동 소수점(40비트)
• 메모리 관리: 온칩 메모리를 사용자 정의 영역으로 분할 가능 (예: 48비트 코드 영역 + 32비트 데이터 영역)
• 오프칩 메모리: 단일 워드 크기만 구성 가능³⁾

• 명령어 세트:
  1. 32비트 즉시 피연산자 포함 가능
  2. 조건부 실행 지원 (어셈블리 언어에서 `if condition` 구문 사용)
  3. 점프 후 2개의 지연 슬롯⁴⁾ 실행
• 루프 제어:
  1. 6단계 중첩 루프 하드웨어 지원⁵⁾

• 레지스터 세트:
  1. 2개의 완전한 범용 레지스터 세트 제공
  2. 컨텍스트 스위칭 시 즉시 전환 가능⁶⁾

• DMA 엔진:
  1. 오프칩 메모리와 온칩 메모리 간 데이터 전송 자동화

• 32비트 워드 주소 지정: 워드 크기에 따라 16GB(32비트), 20GB(40비트), 24GB(48비트) 지원
• 확장 부동 소수점 처리: 40비트 전용 메모리 영역 필요

실시간 신호 처리에 최적화된 설계로 다음 분야에서 광범위하게 사용

• 군사: 유도 탄두 제어 시스템
• 통신: 고대역폭 레이더 신호 분석
• 오디오: 멀티채널 사운드 프로세싱